- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
AFDX終端控制器,以下簡稱OBT-AFDX。OBT-AFDX終端是根據ARINC664第7部分關于AFDX終端的協議規(guī)范設計完成的。AFDX網絡采用全雙工訪問,網絡中通信節(jié)點是預先配置的,不能隨機動態(tài)增加或刪除。
產品描述 |
AFDX是在IEEE802.3以太網標準框架之內,強化了網絡通信的實時性和確定性,用于航空應用的物理連接方式。AFDX 網絡體系結構主要由航空電子子系統、端系統和AFDX 互連模塊3個部分組成。
端系統是AFDX網絡的重要組成部分,它嵌入在航空電子子系統中,將航空電子子系統與AFDX網絡連接起來,實現航空電子子系統與AFDX網絡發(fā)送和接收消息的目的,保證了航空電子子系統與AFDX網絡上的其它子系統安全、可靠地進行數據交換。
基于虛擬鏈路、帶寬分配間隙和抖動等概念為每個鏈路安排了固定的傳輸帶寬和最大傳輸時延,從源頭上避免數據傳輸過程沖突的產生,從而使AFDX網絡具有了實時性和確定性的特性。同時,通過采用雙冗余網絡,確保了AFDX通訊的可靠性。
產品特性 |
主要特征:
? 支持ARINC664規(guī)范;
? 提供2個10/100M的RJ45形式的端口,支持2個端口獨立使用或2個端口互為冗余;
? 軟件實現傳輸層(UPD)、網絡層(IP)協議,硬件實現鏈路層(Virtual Link)及物理層(PHY)層協議 ;
? 高性能的AMBA總線與主機間的數據傳輸;
? 支持采樣(Sampling)和列隊(Queuing)端口;
? 支持發(fā)送和接收各128條虛擬鏈路(VL);
OBT-AFDX終端主要實現以下功能:
? 配置管理:負責對各個終端的各條虛鏈路進行參數配置,配置內容包括終端系統的網絡ID、設備ID,還包括虛鏈路中的帶寬分配間隙、最大幀長、冗
余管理、端口類型、狀態(tài)等配置參數。
? 信息封裝:對應用層信息進行UDP、IP和MAC的封裝,封裝的首部內容根據虛鏈路的配置參數確定。
? 流量整形:為了保證每個VL的帶寬分配間隙,調整器對每個虛擬鏈路的數據幀在發(fā)送前按照BAG進行了流量調整。
? 虛擬鏈路調度:當發(fā)送ES具有多路VL時,調度器多路復用來自調整器的不同的數據幀,防止數據幀發(fā)送的沖突。
? 完整性檢查:為了保證每條虛鏈路上信息傳送的可靠性,接收終端必須進行完整性檢查,在AFDX終端主要依靠對順序號的檢查來實現。
? 冗余管理:AFDX網絡為了能夠保證信息安全發(fā)送,防止信息傳輸過程中的丟失,采用了兩個獨立的冗余網絡進行傳輸。
圖 2?1 OBT-AFDX功能結構框圖
資源利用情況
Altera Cyclone III: LE: 43,275 Memory bits: 1,927,936 |
Xilinx Virtex5: Slices: 12,497 LUTs: 38,806 Memory bits: 1,927,936 Flip-Flops: 22,325 |
產品列表 |
# |
產品型號 |
產品描述 |
備注 |
1 |
OBTIP-AFDX-T-F |
ASIC版本固核(ASIC網表) |
/ |
2 |
OBTIP-AFDX-T-V |
FPGA版本固核(FPGA網表) |
/ |
3 |
OBTIP-AFDX-T-S |
軟核(RTL源碼) |
/ |